实验室介绍
虚拟实验室
当前位置是: 首页 -> 实验室介绍 -> 虚拟实验室 -> 正文

电工电子实验室(模数电)

作者: 发布时间:2025-03-13

《模拟电子技术》

课内实验单元、教学内容(知识点)、学时分配及课程目标对应关系

序号

实验/实践单元

知识点及要求

实验/实践类型

学时分配

对应课程目标

每组人数

实验要求

备注

1

课程简介及实验安全制度

介绍课程安排,实验报告书写,实验课程评分标准,实验室安全规章制度。

演示性

4

CO3

1-2

必做


2

常用电子仪器使用练习

介绍电子仪器的主要技术指标、主要性能以及面板上各种旋钮的功能;掌握实验室主要仪器的使用方法。

验证性

4

CO3

1-2

必做


3

单级放大电路

熟悉仪器设备和模拟电路实验模块;掌握放大器静态工作点的调试方法及其对放大器性能的影响;学习测量放大器放大倍数、输入电阻、输出电阻的方法;学习放大器的动态性能。

验证性

4

CO3

1-2

必做


4

负反馈放大电路

掌握合理设置静态工作点;学会负反馈放大电路频率特性的测试方法;研究负反馈放大器性能的影响;掌握反馈放大器性能的测试方法。

验证性

4

CO3

1-2

必做


5

集成运算放大器应用

掌握用集成运算放大器组成比例、求和、积分、微分电路的特点及性能;学会上述电路的测试和分析方法。

综合性

4

CO3

1-2

必做


6

波形发生电路

掌握波形发生电路的特点和分析方法;熟悉波形发生器设计方法。

综合型

4

CO3

1-2

必做


7

电压比较器

掌握比较器的电路构成及特点;学会测试比较器的方法

验证性

4

CO3

1-2

必做


8

期末操作考试

独立完成实验

综合型

4

-

1

必做


小计

32

-

-

-


《数字电子技术》

课内实验/实践单元、教学内容(知识点)、学时分配及课程目标对应关系

序号

实验/实践单元

知识点及要求

实验/实践类型

学时分配

对应课程目标

每组人数

实验要求

备注

1

Verilog HDL硬件描述语言基础

掌握硬件描述语言Verilog HDL的基本语法

验证性

6

CO3

1-2

必做


2

门电路的逻辑变换和测试

1、能用标准与非门74LS00实现逻辑变换。

2、能测试门电路的逻辑功能。

验证性

设计性

2

CO3

1-2

必做

实验箱

3

vivado软件平台介绍

熟悉vivado软件的使用,掌握FPGA开发流程,包括设计输入、综合、仿真和下载等流程。

验证性

2

CO3

1-2

必做

FPGA

4

基本门电路的Verilog HDL设计

能使用Verilog HDL语言设计基本的逻辑门电路。

设计性

2

CO3

1-2

必做

FPGA

5

译码器及其应用

能使用译码器设计组合逻辑电路。

验证性

设计性

2

CO3

1-2

必做

实验箱

6

数据选择器及其应用

能使用数据选择器设计组合逻辑电路。

验证性

设计性

2

CO3

1-2

必做

实验箱

7

常用组合逻辑电路的Verilog HDL设计

能使用Verilog HDL语言设计编码器、译码器、数据选择器、加法器等常用组合逻辑电路。

设计性

4

CO3

1-2

必做

FPGA

8

触发器及其应用

1、能区分各类触发器的特性,并能够相互转换。

2、能利用触发器的特性分析和设计各种时序逻辑电路。

综合性

2

CO3

1-2

必做

实验箱

9

计数、译码和显示

能利用计数器构成任意进制计数器。

设计性

2

CO2

CO3

1-2

必做

实验箱

10

触发器、计数器的VerilogHDL设计

能使用Verilog HDL语言设计触发器和计数器。

设计性

2

CO3

1-2

必做

FPGA

11

分频器、移位寄存器的VerilogHDL设计

能使用Verilog HDL语言设计触发器和计数器。

设计性

2

CO3

1-2

必做

FPGA

12

序列信号发生器的VerilogHDL设计

能使用Verilog HDL语言设计序列信号发生电路。

设计性

2

CO3

1-2

必做

FPGA

13

有限状态机设计

掌握有限状态机的概念,并使用Verilog HDL语言按照状态机设计相应的时序逻辑电路。

设计性

2

CO3

1-2

必做

FPGA

小计

32

-

-

-